alguem poderia me explciar o anexo ! 
Não sei o que a janela de instruções tem a ver com o processador ser RISC ou não. Por mim a implementação disso é independente do conjunto de instruções.
Mas realmente é uma coisa que faz mas sentido em CISC, já que essas instruções são traduzidas para um número de outras mais simples, ou seja, precisa de alguma memória para guardar esse resultado.
brother, desculpa mas nao consegui entender ainda … no link o qual ja havia lido nao fala sobre essa caracteristica basica …
De fato, essa fila de instruções (pipeline) não é algo que diferencie entre processadores RISC ou CISC. É algo que depende da implementação do processador. Por exemplo, acho que 99% todos aqui que usam o fórum usam um processador Intel ou AMD que é CISC (embora implementado internamente com várias tecnologias RISC) e que tem uma pipeline (entre 32 instruções, como os Pentium IV, e 16 ou menos instruções, como os Pentium III e Core 2 Duo.)
as tecnologias Core due tem pipelines com menas instruções? vc quiz dizer 16 instruções em cada core eu 16 no total?
MENOS!!
menos???